Иллюстрированный самоучитель по OrCAD


Цифроаналоговый интерфейс - часть 3


ниже).

Начальное логическое состояние управляющего цифрового узла в момент времени

t -

0 определяется режимом схемы по постоянному току. Изменение этого состояния при необходимости производится с помощью необязательной опции

IS=<

начальное состояние>


Параметры модели

FILE, FORMAT и TIMESTEP

используются только при управлении из файла. При этом управление производится цифровым сигналом, имя которого указано в необязательной опции

SIGNAME=<имя

цифрового сигнала>


В ее отсутствие управление осуществляется сигналом, имя которого образовано символами

ххх,

находящимися справа от префикса N имени цифро-аналогового интерфейса

Nxxx.


На рис. 4.24,

б

изображена схема замещения выходного каскада цифровых ИС. Сопротивления резисторов изменяются в соответствии с логическим уровнем управляющего цифрового узла. При его изменении сопротивления резисторов плавно изменяются по экспоненциальному закону с постоянной времени, которая определяется длительностью переключения, указанной в модели DINPUT. Эти сопротивления рассчитываются по формулам

RLO = R

вых

E

п

/ (E

п

- U

вых

);

RHI = R

ВЫХ

Е

п

/ U

вых

,


где R

вых

и U

ВЫХ

- выходное сопротивление и уровень выходного напряжения в данном логическом состоянии,

Е

п

- напряжение источника питания.

К управляющему цифровому узлу не должны подключаться какие-либо аналоговые компоненты, так как между ними автоматически будет включен аналого-цифровой интерфейс и цифровой узел отсоединится.

В процессе моделирования логические состояния управляющего цифрового узла получают имена «0», «1», «X», «R», «F» и «Z». Моделирование прерывается, если хотя бы одно из этих состояний не указано в перечне спецификаций

SnNAME, SnTSW, SnRLO и SnRHI


Логическое состояние входного цифрового сигнала можно просмотреть с помощью программы Probe на аналоговом экране, указывая

в

качестве имени переменной

B(Nxxx).

Значение

E(Nxxx)

равно 0.0, если текущее состояние

SONAME

равно 1.0 в состоянии

S1NAME

и т.д. до 19.0. Однако логические состояния входных цифровых узлов удобнее выводить на цифровой экран программы Probe.

<




Начало  Назад  Вперед