Структура текстового задания на моделирование
Задание на моделирование для программы PSpice заносится в текстовые файлы. Знание их форматов при графическом вводе схемы не обязательно, но желательно, так как:
-
значительно облегчает
поиск ошибок
при отладке схемы;
-
позволяет создавать
шаблоны
новых символов компонентов;
-
позволяет составлять текстовые описания
макромоделей
(иногда это проще, чем рисовать их схемы замещения).
При графическом вводе схем как с помощью программы PSpice Schematics, так и с помощью OrCAD Capture, создаются три файла задания с одним и тем же именем и различными расширениями имени: *.NET (таблица соединений), *.ALS (список подключения цепей к выводам компонентов) и *.CIR (список директив моделирования). При моделировании в PSpice непосредственно загружается файл *.CIR, в котором имеются ссылки на остальные файлы. Для его составления вручную на бумаге сначала рисуется принципиальная схема моделируемого устройства и присваиваются имена всем ее узлам (при графическом вводе этого делать не обязательно). Имена узлов могут быть целыми числами от 0 до 9990 или алфавитно-цифровыми символами длиной не более 131 символа. В качестве этих символов используются буквы латинского алфавита от А до Z, цифры 0, 1, ..., 9 и знаки «$», «_», «*», «/», «%». Стандартное обозначение ряда узлов приведено в табл. 4.1.
Таблица 4.1. Глобальные узлы
Имя узла |
Напряжение / уровень |
Описание |
||
0 |
OB |
Аналоговая «земля» |
||
$G_CD4000_VDD |
5 В |
Источник питания к-МОП ИС |
||
$G_CD4000_VSS |
OB |
Источник питания к-МОП ИС |
||
$G_DPWR |
5B |
Источник питания ТТЛ ИС |
||
$G_DGND |
OB |
Источник питания ТТЛ ИС |
||
$G_ECL_10K_VEE |
-5,2 В |
Источник питания ЭСЛ 10К ИС |
||
$G_ECL_10K_VCCl |
OB |
Источник питания ЭСЛ 10К ИС |
||
Имя узла |
Напряжение / уровень |
Описание |
||
$G_ECL_10K_VCC2 |
0 B |
Источник питания ЭСЛ 10К ИС |
||
$G_ECL_100K_VEE |
-4,5 В |
Источник питания ЭСЛ 100К ИС |
||
$G_ECL_100K_VCC1 |
OB |
Источник питания ЭСЛ100К ИС |
||
$G_ECL_100K_VCC2 |
0 B |
Источник питания ЭСЛ 100К ИС |
||
$D_HI |
«1» |
Логическая «1» |
||
$D_LO |
«0» |
Логический «0» |
||
$D_X |
«X» |
Неопределенное логическое состояние X |
||
$D_NC |
— |
Не подключенный к схеме вывод цифрового компонента |
||